(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-186521

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.⁶

識別記号

FI

621C

H01L 27/108 21/8242 H01L 27/10

681F

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21)出願番号

特願平9-353523

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(22)出顧日 平成9年(1997)12月22日

(72)発明者 宮川 康陽

東京都港区虎ノ門1丁目7番12号沖電気工

業株式会社内


(74)代理人 弁理士 小岩井 雅行 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 デザインルールが縮小された場合に、キャパシタ電極形成用のレジストパターンを形成する際のマスクの縮小率を変更せずに、キャパシタ電極の高さ方向のサイズを大きくすることなく十分な容量が確保できる半導体装置の製造方法を提供することを課題とする。

【解決手段】 第3のシリコン酸化膜66をストッパーとしてサイドウォール状にエッチングすることにより、第2のポリシリコン膜68のパターンをフォトリソグラフィにより形成されるパターンより拡大してマスクパターン68aを形成する。このパターン68aをマスクにして第3のシリコン酸化膜66をエッチングした後、第3のポリシリコン膜69を堆積し、これらのポリシリコン膜を異方的にエッチングする。第3のシリコン酸化膜66をエッチングにより除去し、キャパシタ電極69aを形成する。



2

【特許請求の範囲】

【請求項1】 シリコン基板上に堆積された絶縁膜上に シリコン窒化膜を形成する段階と、

1

前記シリコン窒化膜上に第1のポリシリコン膜を堆積する段階と、

前記第1のポリシリコン膜の上にシリコン酸化膜を堆積 する段階と、

前記シリコン酸化膜の上に前記第1のポリシリコン膜より大きな膜厚で第2のポリシリコン膜を堆積する段階と、

前記シリコン酸化膜をストッパーとして前記第2のポリシリコン膜をフォトリソグラフィのプロセスによりエッチングしてアイランド状のマスクパターンを形成する段階と

前記マスクパターンにサイドウォールを形成してマスクパターンを拡大する段階と、

前記拡大されたマスクパターンをマスクとし、前記第1 のポリシリコン膜をストッパーとして前記シリコン酸化 膜をエッチングする段階と、

第3のポリシリコン膜を堆積する段階と、

前記第1、第3のポリシリコン膜のうち前記シリコン窒 化膜上に堆積した部分と、前記第3のポリシリコン膜の うち前記シリコン酸化膜上に堆積した部分と、前記マス クパターンとをエッチングにより除去する段階と、

前記シリコン酸化膜をエッチングして除去することによりキャパシタ電極を形成する段階とを含み、これらの段階が順に実行されることを特徴とする半導体装置の製造方法。

【請求項2】 前記マスクパターンを構成する前記第2のポリシリコン膜の膜厚が、前記第1のポリシリコン膜の膜厚の1.2倍以上であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 シリコン基板上に堆積された絶縁膜上に シリコン窒化膜を形成する段階と、

前記シリコン窒化膜上に第1のポリシリコン膜を堆積する段階と、

前記第1のポリシリコン膜の上にシリコン酸化膜を堆積 する段階と、

前記シリコン酸化膜の上に前記第1のポリシリコン膜の 膜厚より大きい膜厚で第2のポリシリコン膜を堆積する 段階と、

前記シリコン酸化膜をストッパーとして前記第2のポリシリコン膜をフォトリソグラフィのプロセスによりエッチングしてアイランド状のマスクパターンを形成する段階と、

前記マスクパターンにサイドウォールを形成してマスク パターンを拡大する段階と、

前記拡大されたマスクパターンをマスクとし、前記第1 のポリシリコン膜をストッパーとして前記シリコン酸化 膜をエッチングする段階と、 前記マスクパターンが残る条件で前記シリコン窒化膜上 に堆積した第1のポリシリコン膜をエッチングする段階 レ

第3のポリシリコン膜を堆積する段階と、

前記第3のポリシリコン膜のうち前記シリコン窒化膜上に堆積した部分と、前記第3のポリシリコン膜のうち前記第3のシリコン酸化膜上に堆積した部分と、前記マスクパターンとをエッチングする段階と、

前記第3のシリコン酸化膜をエッチングして除去するこ 10 とによりキャパシタ電極を形成する段階とを含み、これ らの段階が順に実行されることを特徴とする半導体装置 の製造方法。

【請求項4】 前記マスクパターンを構成する前記第2のポリシリコン膜の膜厚が、前記第1のポリシリコン膜の膜厚の1.4倍以上であることを特徴とする請求項3 に記載の半導体装置の製造方法。

【請求項5】 前記第3のポリシリコン膜が粗面ポリシリコン膜であることを特徴とする請求項1~4のいずれかに記載の半導体装置の製造方法。

20 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置の配線工程における製造方法に関し、特に、キャパシタ電極の形成技術に関する。

[0002]

【従来の技術】従来のキャパシタ電極の形成方法を図12~図14に基づいて説明する。図12(A)は、通常のダイナミックランダムアクセスメモリ(DRAM)の製造工程により、ビット線まで形成した半導体装置の断面を30示す。シリコン基板10上に第1のシリコン酸化膜60が堆積され、このシリコン酸化膜60上にビット線70が形成されている。ビット線70を覆って第2のシリコン酸化膜61が堆積され、その表面を化学機械研磨(CMP)により平坦化してシリコン窒化膜62が堆積されている。

【0003】図12(B)に示されるように、シリコン窒化膜62上にポリシリコンから成るホールマスク層63を堆積し、通常のフォトリソグラフィプロセスによりレジストパターン64を形成し、これをマスクとしてシリコン窒化膜62をストッパーとする条件でホールマスク層63を異40方的にエッチングする。レジストパターン64を灰化した後、さらにポリシリコンを堆積し、異方的にエッチングすることにより、図12(C)に示されるようにサイドウォールを形成してフォトリソグラフィプロセスで形成されたホールより小径のホールをホールマスク層63に形成する。

【0004】ホールマスク層63に対して十分な選択比が得られる条件で、シリコン窒化膜62、第2のシリコン酸化膜61、第1のシリコン酸化膜60を一括してエッチングすることにより、図13(A)に示されるようにシリコンサビいるます。

50 基板10に達するセルコンタクトホール80,81を開口す

10

る。ポリシリコンを堆積することによりセルコンタクト ホール80.81を埋め込み、エッチバックして図13(B) に示されるようにパッド82,83を形成する。

3

【0005】図14(A)に示されるように、シリコン窒 化膜62上に第1のポリシリコン膜65および第3のシリコ ン酸化膜66を堆積し、キャパシタ電極を形成するための レジストパターン67を通常のフォトリソグラフィプロセ スにより形成する。そして、第1のポリシリコン膜65を ストッパーとして第3のシリコン酸化膜66をエッチング し、続けてシリコン窒化膜62をストッパーとして第1の ポリシリコン膜65をエッチングする。

【0006】レジストパターン67を灰化した後、第2の ポリシリコン膜を堆積し、シリコン窒化膜63をストッパ ーとして図14(B)に示されるように第3のシリコン酸 化膜66が露出するまで異方的にエッチパックすることに より、第3のシリコン酸化膜66の周囲にキャパシタ電極 90を形成する。第3のシリコン酸化膜66をフッ化水素水 溶液でエッチングして除去し、キャパシタ電極90の表面 にキャパシタ絶縁膜91を堆積し、セルプレート電極を形 成するためのポリシリコン膜を堆積し、通常のフォトリ ソグラフィプロセスを用いてエッチングすることにより セルプレート電極92を形成する。

[0007]

【発明が解決しようとする課題】上述した従来の製造方 法では、キャパシタ電極90の平面的なサイズがフォトリ ソグラフィプロセスにより形成されたレジストパターン 67のサイズにより規定されるため、デザインルールが縮 小された場合にも従前の静電容量を確保しようとする と、キャパシタ電極90を形成用のレジストパターン67を 形成する際の露光マスクのみ縮小率を変更するか、ある は縮小率は変更せずにキャパシタ電極の高さ方向のサイ ズを大きくする必要があった。しかしながら、レジスト パターン67を形成する際のマスクのみ縮小率を変更する 場合にはマスクの加工が困難であり、キャパシタ電極の 髙さ方向のサイズを大きくした場合にはキャパシタ電極 を絶縁膜で覆った際の装置の高さが高くなり、絶縁膜形 成後にシリコン基板10に対して開口するメタル配線コン タクトホールのアスペクト比が増大してエッチングが困 難になるという問題がある。

【0008】この発明は、上述した従来技術の問題点に 鑑みてなされたものであり、デザインルールが縮小され た場合に、キャパシタ電極形成用のレジストパターンを 形成する際のマスクの縮小率を変更せずに、キャパシタ 電極の高さ方向のサイズを大きくすることなく十分な容 量が確保できる半導体装置の製造方法を提供することを 目的とする。

[0009]

【課題を解決するための手段】この発明にかかる半導体 装置の製造方法は、シリコン基板上に堆積された絶縁膜 上にシリコン窒化膜を形成する段階と、シリコン窒化膜

上に第1のポリシリコン膜を堆積する段階と、第1のポ リシリコン膜の上にシリコン酸化膜を堆積する段階と、 シリコン酸化膜の上に第1のポリシリコン膜より大きな 膜厚で第2のポリシリコン膜を堆積する段階と、シリコ ン酸化膜をストッパーとして第2のポリシリコン膜をフ ォトリソグラフィのプロセスによりエッチングしてアイ ランド状のマスクパターンを形成する段階と、マスクパ ターンにサイドウォールを形成してマスクパターンを拡 大する段階と、拡大されたマスクパターンをマスクと し、第1のポリシリコン膜をストッパーとしてシリコン 酸化膜をエッチングする段階と、第3のポリシリコン膜 を堆積する段階と、第1、第3のポリシリコン膜のうち シリコン窒化膜上に堆積した部分と、第3のポリシリコ ン膜のうちシリコン酸化膜上に堆積した部分と、マスク パターンとをエッチングにより除去する段階と、シリコ ン酸化膜をエッチングして除去することによりキャパシ タ電極を形成する段階とを含み、これらの段階が順に実 行されることを特徴とする。上記の構成によれば、シリ コン酸化膜のサイドに形成された第3のポリシリコン膜 20 と、シリコン酸化膜下に位置する第1のポリシリコン膜 とがキャパシタ電極として残存する。第2のポリシリコ ン膜により形成されたマスクパターンにサイドウォール を形成して拡大することにより、露光の際のマスクパタ ーンの縮尺を変更することなくキャパシタ電極間の距離 を大きくすることができる。また、シリコン窒化膜上に 形成された第1、第3のポリシリコン膜を除去する際 に、シリコン酸化膜上ではマスクパターンである第2の ポリシリコン膜と第3のポリシリコン膜とが除去される が、第2のポリシリコン膜の膜厚が第1のポリシリコン 膜の膜厚より大きいため、シリコン窒化膜上の部分が短 い時間で除去される。したがって、第2のポリシリコン 膜が除去できた時点でエッチングを停止することによ り、シリコン酸化膜のサイドにキャパシタ電極として形 成された第3のポリシリコン膜の高さを十分に保ちつ つ、シリコン窒化膜上に形成されたポリシリコン膜を完 全に除去することができる。

【0010】上記の方法による場合には、マスクパター ンを構成する第2のポリシリコン膜の膜厚が、第1のポ リシリコン膜の膜厚の1.2倍以上であることが望まし 40 Vio

【0011】また、拡大されたマスクパターンをマスク としてシリコン酸化膜をエッチングする段階の後に、マ スクパターンが残る条件でシリコン窒化膜上に堆積した 第1のポリシリコン膜をエッチングする段階を含ませて もよい。この場合には、ポリシリコン膜をエッチングす る段階では、シリコン窒化膜上に堆積した第3のポリシ リコン膜と、シリコン酸化膜上に堆積した第3のポリシ リコン膜およびマスクパターンとをエッチングすればよ い。この方法による場合には、マスクパターンを構成す る第2のポリシリコン膜の膜厚が、第1のポリシリコン

6

膜の膜厚の1.4倍以上であることが望ましい。なお、上記のいずれの場合にも、第3のポリシリコン膜は粗面ポリシリコン膜とすることができる。

5

[0012]

【発明の実施の形態】以下、この発明にかかる半導体装置の製造方法をダイナミックランダムアクセスメモリ (DRAM)の製造工程に適用した実施形態を3例、図1~図12に基づいて説明する。

【0013】図1~図3は、第1の実施形態にかかる半導体装置の製造方法を示し、それぞれDRAMの製造工程中の配線工程の一部を段階的に示す拡大断面図である。図1(A)に示されるように、シリコン基板10上に堆積された第1のシリコン酸化膜60上にはビット線70が形成され、ビット線70を覆って第2のシリコン酸化膜61が形成されている。第2のシリコン酸化膜61をCMPにより平坦化した後、シリコン窒化膜62を堆積する。

【0014】続いて、図1(B)に示されるように、シリコン窒化膜62上にポリシリコンから成るホールマスク層63が堆積され、通常のフォトリソグラフィプロセスにより形成されたレジストパターン64をマスクとしてシリコン窒化膜62をストッパーとする条件でホールマスク層63を異方的にエッチングする。このときのエッチング条件は、例えば、平行平板型反応性イオンエッチング条件は、例えば、平行平板型反応性イオンエッチング装置を用い、圧力20mTorrでSF6、HBrの各ガスをそれぞれ流量36cc/min、8cc/minで供給し、RFパワーを300W、冷却He圧力を4Torrに設定する。

【0015】レジストパターン64を灰化した後、さらにポリシリコンを堆積し、異方的にエッチングすることにより、図1(C)に示されるようにサイドウォールを形成してフォトリソグラフィプロセスで形成されたホールより小径のホールをホールマスク層63に形成する。このときのエッチング条件は、例えば、ECRプラズマエッチング装置を用い、圧力5mTorrでC12ガスを流量100cc/minで供給し、マイクロ波パワーを400W、RFパワーを50W、電極温度を−20℃に設定する。サイドウォールを利用してパターンホールの径を小さくすることにより、フォトリソグラフィプロセスにより形成されたマスクパターン64をそのまま利用するよりも径の小さいコンタクトホールを形成することができる。

【0016】ホールマスク層63に対して十分な選択比が得られる条件で、シリコン窒化膜62、第2のシリコン酸化膜61、第1のシリコン酸化膜60を一括してエッチングすることにより、図1(D)に示されるようにシリコン基板10に達するセルコンタクトホール80.81を開口する。このときのエッチング条件は、例えば、マグネトロンエッチング装置を用い、圧力35mTorrでCHF3、COの各ガスを流量30cc/min、170cc/minで供給し、RFパワーを1600W、冷却He背圧を3/70Torr(センター/エッジ)、電極温度を20℃に設定する。

【0017】続いて、ポリシリコンを堆積することによ

りセルコンタクトホール80,81を埋め込み、エッチバックして図2(A)に示されるようにパッド82,83を形成する。このときのエッチバックの条件は、例えば、ECRプラズマエッチング装置を用い、第1ステップで圧力5mTorrでCl2ガスを流量100cc/minで供給し、マイクロ波パワーを400W、RFパワーを30W、電極温度を20℃に設定してポリシリコン膜の大部分をエッチングし、第2ステップでRFパワーを15Wに下げて残りの部分をエッチングする。

10 【0018】図2(B)に示されるように、シリコン窒化膜62上にさらに第1のポリシリコン膜65、第3のシリコン酸化膜66、第2のポリシリコン膜68を順に堆積し、キャパシタ電極を形成するためのレジストパターン67を通常のフォトリソグラフィプロセスにより第2のポリシリコン膜68の膜厚は、第1のポリシリコン膜65の膜厚の1.2倍以上に設定されている。続いて、第3のシリコン酸化膜66をストッパーとして第2のポリシリコン膜68を異方的にエッチングする。これにより、第2のポリシリコン膜68 20 によりアイランド状のマスクパターンが形成される。このときのエッチング条件は、例えば、平行平板型反応性イオンエッチング装置を用い、圧力20mTorrでSF6、HBrの各ガスをそれぞれ流量26cc/min、8cc/minで供給し、RFパワーを300W、冷却He圧力を4Torrに設定する。

【0019】レジストパターン67を灰化した後、ポリシリコンをさらに堆積し、第3のシリコン酸化膜66をストッパーとしてサイドウォール状にエッチングすることにより、図2(C)に示されるように第2のポリシリコン膜68のパターンをフォトリソグラフィにより形成されるパターンより拡大してマスクパターン68aを形成する。このときのエッチング条件は、例えば、ECRプラズマエッチング装置を用い、圧力5mTorrでCl2ガスを流量100cc/minで供給し、マイクロ波パワーを400W、RFパワーを50W、軍極温度を-20℃に設定する。

【0020】次に、拡大されたマスクパターン68aをマスクとして、第1のポリシリコン膜65をストッパーとして第3のシリコン酸化膜66を異方的にエッチングする。このときのエッチング条件は、例えば、マグネトロンエッチング装置を用い、圧力40mTorrでCHF3、COの各ガスを流量30cc/min、120cc/minで供給し、RFパワーを1500 W、冷却He背圧を3/70Torr(センター/エッジ)、電極温度を20℃に設定する。

【0021】第3のシリコン酸化膜66が図3(A)に示すようにエッチングされた後、第3のポリシリコン膜69を堆積し、第1、第3のポリシリコン膜65,69のうちシリコン窒化膜62上に堆積した部分と、第3のポリシリコン膜69のうち第3のシリコン酸化膜66上に堆積した部分、およびマスクパターン68aとをシリコン窒化膜62をストッパーとして異方的にエッチングする。このときのエッチング条件は、例えば、ECRプラズマエッチング装置

を用い、圧力5mTorrでCl2ガスを流量100cc/minで供給 し、マイクロ波パワーを400W、RFパワーを50W、電極温 度を-20℃に設定する。このエッチングの結果、図3 (B)に示すように第3のポリシリコン膜のうち第3のシ リコン酸化膜66の側面に堆積した部分がキャパシタ電極 69aとして残る。

7

【0022】上記のポリシリコン膜のエッチング時に、 第3のシリコン酸化膜66上の膜がシリコン窒化膜62上に 形成された部分の膜より先に消失すると、シリコン窒化 膜62上のポリシリコン膜を完全に除去する間に第3のシ リコン酸化膜の側面に堆積した第3のポリシリコン膜69 が上の方から削られ、キャパシタ電極69aの高さが低く なって静電容量が小さくなる。そこで、シリコン窒化膜 62上のポリシリコン膜が先に消失するようマスクパター ン68aの厚さが定められている。

【0023】第3のシリコン酸化膜66をフッ化水素水溶 液を用いてエッチングにより除去し、図3(C)に示され るようにキャパシタ電極69aの周囲にキャパシタ絶縁膜9 1を形成し、セルプレート電極を形成するためのポリシ リコン膜を堆積し、通常のフォトリソグラフィプロセス を用いてエッチングすることによりセルプレート電極92 を形成する。

【0024】第1の実施形態によれば、第2のポリシリ コン膜68にサイドウォールを形成することにより、フォ トリソグラフィプロセスで形成されるマスクより大きな マスクパターン68aを形成するようにしたため、レジス トパターン形成用の露光マスクのサイズを変更すること なく、キャパシタ電極の平面的なサイズを拡大すること ができる。したがって、デザインルールが縮小された場 合にも、キャパシタ電極の高さを高くすることなく従前 の静電容量を確保することができる。

【0025】なお、第1の実施形態のキャパシタ電極と なる第3のポリシリコン膜69を粗面ポリシリコン膜に置 換することにより、第1の実施形態によるより静電容量 を大きくすることができる。この場合、キャパシタ電極 を形成するために第1、第2、第3のポリシリコン膜6 5,68,69をエッチングする際の条件は、例えばマグネト ロンエッチング装置を用い、圧力10mTorrでCl2、02の各 ガスを流量30cc/min. 3cc/minで供給し、RFパワーを200 W、磁場強度を20Gauss、冷却He背圧を4Torrに設定す る。

【0026】図4は、第2の実施形態にかかる半導体装 置の製造方法の特徴部分を示す工程図である。第1の実 施形態の図1、図2で示される工程は第2の実施例にお いても共通であるため、説明を省略し、第1の実施形態 の図3に示される工程に相当する工程のみを図4に基づ いて説明する。

【0027】第2の実施形態では、図4(A)に示される ように、拡大されたマスクパターン68aをマスクとして 第3のシリコン酸化膜66をエッチングした後、第3のポ 50 【0032】トランスファゲート20は、図5(A)に示さ

リシリコン膜69を堆積する前に、マスクパターン68aが 残る条件でシリコン窒化膜62上に堆積した第1のポリシ リコン膜65をシリコン窒化膜62をストッパーとしてエッ チングする。このときのエッチング条件は、例えば、E CRプラズマエッチング装置を用い、圧力5mTorrでCl2 ガスを流量100cc/minで供給し、マイクロ波パワーを400 W、RFパワーを50W、電極温度を-20℃に設定する。この エッチングの結果、マスクパターン68aは第1の実施形 熊の同一段階におけるより膜厚が薄くなる。また、この 10 段階でマスクパターン68aを残存させるために、第2の ポリシリコン膜68の堆積時の膜厚は、第1のポリシリコ ン膜の膜厚の1.4倍以上に設定される。

【0028】第1のポリシリコン膜65を除いた後、第3 のポリシリコン膜69を堆積し、第3のポリシリコン膜69 のうちシリコン窒化膜62上に堆積した部分と、第3のシ リコン酸化膜66上に堆積した部分、そしてマスクパター ン68aとをエッチングにより取り除く。このときのエッ チング条件は、例えば、ECRプラズマエッチング装置 を用い、圧力5mTorrでCl2ガスを流量100cc/minで供給 し、マイクロ波パワーを400W、RFパワーを50W、電極温 度を-20℃に設定する。このエッチングの結果、図4 (B)に示すように第3のポリシリコン膜69のうち第3の シリコン酸化膜66の側面に堆積した部分がキャパシタ電 極69aとして残る。

【0029】第3のシリコン酸化膜66をフッ化水素水溶 液を用いてエッチングにより除去し、図4(C)に示され るようにキャパシタ電極69aの周囲にキャパシタ絶縁膜9 1を形成し、セルプレート電極を形成するためのポリシ リコン膜を堆積し、通常のフォトリソグラフィプロセス 30 を用いてエッチングすることによりセルプレート電極92 を形成する。

【0030】第2の実施形態による場合にも、第1の実 施形態におけるのと同様に、レジストパターン形成用の 露光マスクのサイズを変更することなく、キャパシタ電 極の平面的なサイズを拡大することができる。また、第 3のポリシリコン膜69を粗面ポリシリコン膜としてもよ

【0031】図5~図11は、第3の実施形態にかかる 半導体装置の製造方法を示す工程図である。DRAMは 40 一般にCMOS回路を基本とする素子であり、nチャン ネルMOSFET(nMOS)とpチャンネルMOSFE T(pMOS)とを配線で接続して構成されている。図5 (A)に示されるように、シリコン基板10にはウェルイオ ンの注入によりn形領域(nウェル)11とp形領域(pウ ェル)12とが形成されると共に、選択酸化により素子分 離領域13,14が形成されている。素子分離領域13より図 中左側の領域は、低集積度領域である周辺回路領域R p、右側の領域は、高集積度領域であるメモリセル領域 Rmである。

れるように、シリコン基板10側から順に、ゲート酸化膜21とゲートポリシリコン膜22、そしてオフセットシリコン酸化膜23とを積層して構成されている。これら3層をシリコン基板10の全面に堆積した後、通常のフォトリソグラフィ工程によりトランスファゲート20の形成部分にレジスト膜を残し、ゲートポリシリコン膜22をストッパーとしてオフセットシリコン酸化膜23をドライエッチングする。レジストを灰化した後、オフセットシリコン酸化膜23をマスクとしてゲートポリシリコン膜22とゲートシリコン酸化膜21とを同時にドライエッチングしてトランスファゲート20を形成する。

9

【0033】トランスファゲート20を形成した後、周辺回路領域Rpとメモリセル領域Rmとのnウェル11をレジストによりマスクし、pウェル12の部分にn形不純物を図中に矢印で示したようにイオン注入法(イオンインプランテーション)によりドーピングしてnMOSのソース・ドレインとなるn 拡散層15を形成する。なお、イオン注入時のレジストパターンは図示していない。

【0034】図5(B)に示されるように、シリコン基板 の全面に保護膜として第4のシリコン酸化膜35をCVD 法により堆積した後、マスク層としてポリシリコン膜36 をCVD法により堆積する。続いて、ポリシリコン膜36 を異方的にエッチングすることにより、図5(C)に示さ れるように、トランスファゲート20の側面にサイドウォ ール36aを形成する。ここでのエッチング条件は、例え ば、放電周波数2.45GHzのECRプラズマエッチング装 置を用い、圧力5mTorrでCl2ガスを流量100cc/minで供給 し、マイクロ波パワーを300W、RFパワー密度を0.113W/c m²、電極温度を20℃に設定する。このとき、第4のシリ コン酸化膜35の膜厚とサイドウォール36aの厚さとの合 計が、周辺回路領域RpのMOSのソース・ドレインと なる拡散層を形成する際のマスクとして必要な幅となる ようにエッチング時間を調整する。また、第4のシリコ ン酸化膜35の膜厚は、サイドウォール36aが除去された 後にも第4のシリコン酸化膜35が残存するような厚さに 定められる。

【0035】次に、通常のフォトリソグラフィプロセスにより他の領域をマスクして周辺回路領域Rpのpウェルにn形の不純物、nウェルにp形の不純物を図5(C)に矢印で示すように順にイオン注入法によりドーピングし、p⁺拡散層16、n⁺拡散層17を周辺回路領域RpのMOSのソース・ドレインとして形成する。サイドウォール36aはイオン注入の位置、すなわち各拡散層16,17とトランスファゲート20との位置関係を制御しており、これによりMOSFETの特性が決定される。なお、図1(C)においても、イオン注入時のレジストパターンは図示していない。

【0036】第4のシリコン酸化膜35に対して十分な選択比を確保できる条件でポリシリコン膜36で構成されるサイドウォール36aを等方的にエッチングして除去す

る。このときのエッチング条件は、例えば、放電周波数 2.45 GHzのマイクロ波ダウンフローエッチング装置を用い、圧力40 Paで CF_4 . 0_2 . $C1_2$ の各ガスをそれぞれ流量175 cc/min、125 cc/min、40 cc/minで供給し、マイクロ波パワーを500 W、電極温度を25 Cに設定する。

【0037】図5(D)に示される段階では、メモリセル 領域Rmのトランスファゲート20間の間隙を塞がず、か つ、後工程のコンタクトホール形成時のエッチングのス トッパーとして機能するのに十分な膜厚のシリコン窒化 膜31をCVD法により全面に形成する。シリコン窒化膜 31の形成後、図5(E)に示されるように、メモリセル領 域Rmをカバーするマスクパターン47を通常のフォトリ ソグラフィプロセスにより形成し、第4のシリコン酸化 膜35に対して十分な選択比を確保できる条件で周辺回路 領域Rpのシリコン窒化膜31を等方的にエッチングして 全体的に除去する。このときのエッチング条件は、例え ば、放電周波数2.45GHzのマイクロ波ダウンフローエッ チング装置を用い、圧力80PaでCF4, O2, N2, Cl2の各ガ スをそれぞれ流量270cc/min、270cc/min、80cc/min、16 Occ/minで供給し、マイクロ波パワーを600W、電極温度 20 を25℃に設定する。

【0038】マスクパターン47のレジストを灰化した後、シリコン基板10の全面にトランスファゲート20を覆う膜厚の第5のシリコン酸化膜32を堆積し、その表面をCMPにより研磨して、図5(F)に示すように平坦化する。

【0039】図6(A)に示す段階では、メモリセル領域 Rmでシリコン基板10に達するコンタクトホールを形成 するため、通常のフォトリソグラフィプロセスによりレ 30 ジスト膜によるマスクパターン40を形成し、これをマス クとしてシリコン窒化膜31をストッパーとする条件で第 5のシリコン酸化膜32をエッチングし、続いてシリコン 窒化膜31をエッチングする条件でシリコン基板10に達す るパッドコンタクトホール41を開口する。第5のシリコ ン酸化膜32のエッチングには、例えばマグネトロンエッ チング装置を用い、圧力40mTorrでC4Fg, Ar, COの各ガ スをそれぞれ流量16sccm、400sccm、300sccmで供給し、 RFパワーを1300W、電極間隔を27mm、冷却He背圧を3/70T orr(センター/エッジ)、電極温度を20℃に設定する。ま た、シリコン窒化膜31のエッチングには、続けて、圧力 50mTorrでCHF3, Ar. 02の各ガスをそれぞれ流量20scc m、100sccm、20sccmで供給し、RFパワーを300W、電極間 隔を32mm、冷却He背圧を3/70Torr(センター/エッジ)、 電極温度を20℃に設定する。

【0040】マスクパターン40のレジストを灰化した後、不純物をドープしたポリシリコン膜でパッドコンタクトホール41を埋めてエッチバックすることにより、図6(B)に示すようにパッド50を形成する。パッド50の形成後、図7(A)に示すように絶縁層として第1のシリコン酸化膜60を堆積し、メモリセル領域Rmでシリコン基

板10に達するパッドコンタクトホールと、周辺回路領域 Rpでトランスファゲート20のゲートポリシリコン膜22 に達するパッドコンタクトホールとを形成するためのマ スクパターン42を第1のシリコン酸化膜60上に通常のフ ォトリソグラフィプロセスにより形成する。

【0041】上記のマスクパターン42を用いてシリコン 窒化膜31をストッパーとする条件でシリコン酸化膜60.3 2をエッチングし、続けてシリコン窒化膜31をエッチン グすることにより、図7(B)に示すようにシリコン基板 10に達するビット線コンタクトホール43とトランスファ ゲート20のゲートポリシリコン膜22に達するビット線コ ンタクトホール45とを一括して開口する。シリコン酸化 膜60,32のエッチングには、例えばマグネトロンエッチ ング装置を用い、圧力40mTorrでC4Fg, Ar, COの各ガス をそれぞれ流量16sccm、400sccm、300sccmで供給し、RF パワーを1300W、電極間隔を27mm、冷却He背圧を3/70Tor r(センター/エッジ)、電極温度を20℃に設定する。ま た、シリコン窒化膜31のエッチングには、続けて、圧力 40mTorrでCHF3, Ar. 02の各ガスをそれぞれ流量20scc 隔を32mm、冷却He背圧を3/70Torr(センター/エッジ)、 電極温度を20℃に設定する。

【0042】マスクパターン42を灰化した後に、図7 (C)に示されるように、ビット線コンタクトホール43.4 5を埋めてビット線膜34とシリコン窒化膜37とを堆積 し、ビット線として必要部分を残すためのマスクパター ン(図示せず)を通常のフォトリソグラフィプロセスによ り形成し、これをマスクにしてシリコン窒化膜37をエッ チングする。このときのエッチング条件は、例えば、平 行平板型反応性イオンエッチング装置を用い、圧力1500 mTorrでAr, CHF3, CF4の各ガスをそれぞれ流量1000cc/m in、30cc/min、35cc/minで供給し、RFパワーを800W、 電極温度を0℃に設定する。

【0043】続いて、レジストを灰化し、シリコン窒化 膜37をマスクに第1のシリコン酸化膜60をストッパーと してエッチングすることによりビット線34をパターンニ ングする。このときは、例えばECRエッチング装置を 用い、圧力5mTorrでCl2, O2の各ガスを流量90cc/min, 1 Occ/minで供給し、マイクロ波パワーを400W、RFパワー を60W、電極温度を20℃に設定して第1ステップのエッ チングをしてから、RFパワーを30Wに下げて第2ステッ プのエッチングをする。

【0044】さらにシリコン窒化膜を堆積し、異方的に エッチバックすることにより、図8(A)に示すようにシ リコン窒化膜37とビット線34との周囲にサイドウォール 37aを形成する。このときのエッチング条件は、例え ば、平行平板型反応性イオンエッチング装置を用い、圧 力1500mTorrでAr、CHF3、CF4の各ガスをそれぞれ流量10 00cc/min、30cc/min、35cc/minで供給し、RFパワーを 800W、電極温度を0℃に設定する。

【0045】その後、第2のシリコン酸化膜61を堆積 し、平坦化してからシリコン窒化膜62を堆積し、その上 にパッド50上に開口するレジストパターン48を通常のフ ォトリソグラフィプロセスにより形成する。このレジス トパターン48をマスクとしてシリコン窒化膜62、シリコ ン酸化膜61,60をエッチングすることにより、図8(B) に示すようなパッド50に達するセルコンタクトホール84 を形成する。このときのエッチング条件は、例えばマグ ネトロンエッチング装置を用い、圧力40mTorrでC4F8. A 10 r, COの各ガスをそれぞれ流量16sccm、400sccm、300scc mで供給し、RFパワーを1300W、電極間隔を27mm、冷却He 背圧を3/70Torr(センター/エッジ)、電極温度を20℃に 設定する。

12

【0046】レジストパターン48を灰化した後、図9 (A)に示すようにセルコンタクトホール84を埋めてシリ コン窒化膜62上の全面に第1のポリシリコン膜65と第3 のシリコン酸化膜66と第2のポリシリコン膜68とを順に 堆積し、キャパシタ電極を形成するためのレジストパタ ーン67を通常のフォトリソグラフィプロセスにより第2 m、100sccm、20sccmで供給し、RFパワーを300W、電極間 20 のポリシリコン膜68の上に形成する。なお、第2のポリ シリコン膜68の膜厚は、第1のポリシリコン膜65の膜厚 の1.2倍以上に設定されている。続いて、第3のシリコ ン酸化膜66をストッパーとして第2のポリシリコン膜68 を異方的にエッチングする。このときのエッチング条件 は、例えば、平行平板型反応性イオンエッチング装置を 用い、圧力20mTorrでSFa. HBrの各ガスをそれぞれ流量2 6cc/min、8cc/minで供給し、RFパワーを300W、冷却He 圧力を4Torrに設定する。

> 【0047】レジストパターン67を灰化した後、ポリシュ 30 リコンをさらに堆積し、第3のシリコン酸化膜66をスト ッパーとしてサイドウォール状にエッチングすることに より、図9(B)に示されるように第2のポリシリコン膜 68のパターンをフォトリソグラフィにより形成されるパ ターンより拡大してマスクパターン68aを形成する。こ のときのエッチング条件は、例えば、ECRプラズマエ ッチング装置を用い、圧力5mTorrでCl2ガスを流量100cc /minで供給し、マイクロ波パワーを400W、RFパワーを50 ₩、電極温度を-20℃に設定する。

【0048】次に、拡大されたマスクパターン68aをマ 40 スクとして、第1のポリシリコン膜65をストッパーとし て第3のシリコン酸化膜66を異方的にエッチングする。 このときのエッチング条件は、例えば、マグネトロンエ ッチング装置を用い、圧力40mTorrでCHF3, COの各ガス を流量30cc/min、120cc/minで供給し、RFパワーを1500 W、冷却He背圧を3/70Torr(センター/エッジ)、電極温度 を20℃に設定する。

【0049】第3のシリコン酸化膜66が図10(A)に示 すようにエッチングされた後、第3のポリシリコン膜69 を堆積し、第1、第3のポリシリコン膜65,69のうちシ 50 リコン窒化膜62上に堆積した部分と、第3のポリシリコ

法の工程中の基板工程の一部を段階的に示す半導体装置 の拡大断面図。 【図5】 第3の実施形態にかかる半導体装置の製造方 法の工程の一部を段階的に示す半導体装置の拡大断面 図。

ン膜69のうち第3のシリコン酸化膜66上に堆積した部分、およびマスクパターン68aをシリコン窒化膜62をストッパーとして異方的にエッチングする。このときのエッチング条件は、例えば、ECRプラズマエッチング装置を用い、圧力5mTorrでCl2ガスを流量100cc/minで供給し、マイクロ波パワーを400W、RFパワーを50W、電極温度を-20℃に設定する。このエッチングの結果、図10(B)に示すように第3のポリシリコン膜のうち第3のシリコン酸化膜66の側面に堆積した部分がキャパシタ電極69aとして残る。

【0050】第3のシリコン酸化膜66をフッ化水素水溶液を用いてエッチングにより除去し、図11に示されるようにキャパシタ電極69aの周囲にキャパシタ絶縁膜91を形成し、セルプレート電極を形成するためのポリシリコン膜を堆積し、通常のフォトリソグラフィプロセスを用いてエッチングすることによりセルプレート電極92を形成する。

[0051]

【発明の効果】以上説明したように、この発明の半導体装置の製造方法によれば、第2のポリシリコン膜にサイドウォールを形成することにより、フォトリソグラフィプロセスで形成されるマスクより大きなマスクパターンを形成するようにしたため、レジストパターン形成用の露光マスクのサイズを変更することなく、キャパシタ電極の平面的なサイズを拡大することができる。したがって、デザインルールが縮小された場合にも、キャパシタ電極の高さを高くすることなく従前の静電容量を確保することができ、絶縁膜形成後にシリコン基板に対して開口するメタル配線コンタクトホールのアスペクト比の増大を抑えることができる。

【図面の簡単な説明】

【図1】 第1の実施形態にかかる半導体装置の製造方法の工程の一部を段階的に示す半導体装置の拡大断面図。

【図2】 第1の実施形態にかかる半導体装置の製造方法の工程の次の一部を段階的に示す半導体装置の拡大断面図。

【図3】 第1の実施形態にかかる半導体装置の製造方法の工程のさらに次の一部を段階的に示す半導体装置の拡大断面図。

【図4】 第2の実施形態にかかる半導体装置の製造方

【図6】 第3の実施形態にかかる半導体装置の製造方法の工程の次の一部を段階的に示す半導体装置の拡大断面図。

14

【図7】 第3の実施形態にかかる半導体装置の製造方 10 法の工程のさらに次の一部を段階的に示す半導体装置の 拡大断面図。

【図8】 第3の実施形態にかかる半導体装置の製造方法の工程のさらに次の一部を段階的に示す半導体装置の拡大断面図。

【図9】 第3の実施形態にかかる半導体装置の製造方法の工程のさらに次の一部を段階的に示す半導体装置の拡大断面図。

【図10】 第3の実施形態にかかる半導体装置の製造 方法の工程のさらに次の一部を段階的に示す半導体装置 20 の拡大断面図。

【図11】 第3の実施形態にかかる半導体装置の製造 方法の工程のさらに次の一部を示す半導体装置の拡大断 面図。


【図12】 従来の半導体装置の製造方法の工程中の基板工程の一部を段階的に示す半導体装置の拡大断面図。


【図13】 従来の半導体装置の製造方法の工程中の配線工程の次の一部を段階的に示す半導体装置の拡大断面図。


【図14】 従来の半導体装置の製造方法の工程中の配 30 線工程のさらに次の一部を段階的に示す半導体装置の拡 大断面図。


【符号の説明】

- 10 シリコン基板
- 60 第1のシリコン酸化膜
- 61 第2のシリコン酸化膜
- 62 シリコン窒化膜
- 65 第1のポリシリコン膜
- 66 第3のシリコン酸化膜
- 68 第2のポリシリコン膜
- 40 68a マスクパターン
 - 69 第3のポリシリコン膜









【図14】

